为什么是“先围后填”？ 

在摩尔定律逼近物理极限的今天，芯片焊点尺寸正以纳米为单位不断缩小，而热应力、振动、潮湿等环境挑战却依旧“按部就班”地存在。在Flip Chip（倒装芯片）等先进封装中，硅芯片与有机基板之间巨大的热膨胀系数（CTE）差异，会在温度循环中产生致命的剪切应力，成为封装结构的“阿喀琉斯之踵”。围坝填充胶（Dam & Fill）工艺应运而生，它用一道高粘度的“物理围墙”把最脆弱的焊点圈起来，再用低粘度胶体将缝隙填满。这种“先围后填”的策略，成功将全局应力转化为局部吸收，让高端封装在极限环境下依旧“面不改色”。

 两步成“护城河” 

1， 围坝：高粘度胶水的“一次性城墙” 

围坝胶通常采用粘度 >10,000 cP 的高触变性环氧树脂。这种材料静置时不流淌，但在接触芯片边缘的瞬间能迅速铺展，形成一圈坚固的“城墙”。这道城墙的高度和宽度被精密控制，既防止了后续胶体溢出，又为内部填充留下了精准的毛细通道，定下了封装的“边界红线”。

2， 填充：低粘度胶体的“毛细血管”行动 

在围坝成型后，粘度 <500 cP 的毛细底部填充胶被注入城墙内。在毛细作用与表面张力的拉扯下，胶体自动渗入仅几十微米的间隙，将脆弱的焊球360°包裹。经过热固化或UV+热双重固化后，胶体收缩率被严格限定，与芯片、基板形成共价键与机械锁合的双重锚点，构建出坚固的三维支撑结构。

 四大硬核应用场景 

Flip Chip封装：当焊点间距缩小到50 μm以内，CTE失配极易引发焊点疲劳断裂。围坝填充胶能有效缓冲应力，使焊点热疲劳寿命提升10到100倍，良率显著提升。

 高可靠性电子产品： 汽车电子、航空航天及工业控制设备需通过振动、冲击、盐雾三重考验。围坝填充工艺能大幅增强抗机械损伤能力，使封装可靠性等级实现跨越式提升。

异质集成与2.5D/3D封装： 在多芯片堆叠或硅中介层结构中，该工艺可仅对热源密集区或关键互连区做局部加固，既不影响全局散热，也不牺牲信号完整性。

BGA器件返修： 对失效的BGA器件进行重植返修后，通过围坝填充可重新构建机械屏障，将二次失效风险降至极低水平。

七步工艺流程

1. 表面清洁与预处理： 确保基板和芯片表面无污染，提高胶粘附力。

2. 点胶形成围坝： 使用精密点胶设备（如喷射阀）沿芯片边缘施加高粘度围坝胶。

3. 围坝预固化（可选）： 部分工艺会先进行UV或热预固化，以稳定围坝形状。

4. 注入填充胶： 在围坝内注入低粘度填充胶，依靠毛细作用填充间隙。

5. 整体固化： 通过热固化或双重固化方式使胶体完全交联硬化。

6. 检测： 通过AOI、X-ray或超声扫描检查填充完整性及有无气泡空洞。

7. 返修评估： 针对不良品进行可返修工艺的应力释放与拆卸评估。

材料“灵魂三问” 

围坝胶要快、要稳、要低收缩： 以汉思HS745系列为例，其具备极佳的触变性，能在极短时间内触变峰值，24小时收缩率 <1%，城墙轮廓保持率 >98%，有效防止坍塌与拉丝。

填充胶要薄、要润、要高Tg： 汉思HS700系列粘度 <500 cP，表面张力低，Tg≥180 ℃。在-55 ℃~150 ℃循环1000次后，依旧保持弹性模量不下降，空洞率严格控制在1%以内。

兼容性测试： 需先用划痕法确认界面无裂纹；再进行严苛的热循环测试（如-40 ℃~105 ℃×1000次），确保在ΔCTE=±3 ppm/℃范围内无分层。

优势与暗礁并存的“甜蜜点” 优势： 

精准控胶： 限制填充材料流动范围，材料节省30%，有效降低成本。

可靠性跃升： 典型数据显示，填充后焊点局部应力下降70-85%，热冲击寿命提升数倍。

工艺窗口灵活： 可与喷墨点胶、针头转移、毛细注射等多种工艺共存。

挑战： 

工艺窗口窄： 围坝高度/宽度比 >2:1时易出现“狗骨头”溢胶，对点胶精度要求极高。

应力管理复杂： 固化收缩与热胀冷缩叠加，需通过纳米/微米复合填料精准调控CTE。

缺陷放大效应： 微小的气泡或空洞在X射线下会被放大，若管控不当，良率会瞬间蒸发。

结语：

让“护城河”成为先进封装的标配 从CSP到2.5D/3D，从消费电子到航天级产品，围坝填充胶用一道简单的“城墙+护城河”逻辑，把最致命的热机械应力变成了可控的局部载荷。随着5 nm节点逼近、堆叠层数增加、功率密度暴涨，“先围后填”已不再是可选项，而是高端封装不可省略的底线技术。在国产材料不断突破的今天，这道“护城河”正为先进封装筑起最坚实的可靠性基石。